# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-008968

(43) Date of publication of application: 12.01.1999

(51)Int.CI.

HO2M 1/00 H02H 7/122 1/06 H02M 7/06 HO2M HO2M 7/5387

(21)Application number: 09-159845

(71)Applicant: FUJI ELECTRIC CO LTD

(22)Date of filing:

17.06.1997


(72)Inventor: TAKIZAWA AKITAKE

# (54) POWER CONVERSION CIRCUIT

# (57) Abstract:

PROBLEM TO BE SOLVED: To reduce radiation noise at the time of switching operation by inserting inductors into the path from a plurality of sets of semiconductor switch which constitute the main circuit of a power converting circuit to a snubber circuit.

SOLUTION: Two inductors 51, 52 are inserted into the path from an IGBT module 40 which constitutes the arm of each phase among a plurality of sets of semiconductor switches, constituting a three-phase inverter to a snubber circuit, i.e., a snubber capacitor 5. During the switching operation of an IGBT module 40 in this circuit, oscillation frequency based on charging/discharging of the element capacity and the wiring inductance of the IGBT module 40 principally employing the snubber capacitor 5 as the power supply and of the element capacity of the inductors 51, 52 can be lowered, and the current value thereof can be reduced. According to the circuitry, radiation noise can be reduced during switching operation by avoiding



increase in the size of the circuit due to the provision of an electromagnetic shield or insertion of a filter, or the like, into a connection path.

# **LEGAL STATUS**

[Date of request for examination]

11.10.2002

[Date of sending the examiner's decision of

rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3577893

[Date of registration]

23.07.2004

[Number of appeal against examiner's decision of rejection] [Date of requesting appeal against examiner's decision of rejection] [Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

### \* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

### **CLAIMS**

### [Claim(s)]

[Claim 1] The power inverter circuit characterized by inserting one piece or two or more inductors in the path from two or more sets of solid state switches which constitute the main circuit of a power inverter circuit to the snubber circuit of this switch.

[Claim 2] The power inverter circuit characterized by connecting one piece or two or more inductors among two or more sets of each solid state switches which constitute the main circuit of a power inverter circuit.

[Claim 3] The power inverter circuit characterized by adding one piece or two or more inductors to 1 set or two or more sets of solid state switches which constitute the main circuit of a power inverter circuit.

[Claim 4] The power inverter circuit characterized by having constituted 1 set or two or more sets of solid state switches which constitute the main circuit of a power inverter circuit from a reverse parallel circuit of a self-extinction of arc form component and diode, and inserting one piece or two or more inductors in the path from this self-extinction of arc form component to diode.

[Translation done.]

\* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

1. This document has been translated by computer. So the translation may not reflect the original precisely.

2.\*\*\*\* shows the word which can not be translated.

3.In the drawings, any words are not translated.

### DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to power inverter circuits, such as PWM inverter equipment.

[0002]

[Description of the Prior Art] For example, it is known that a carrier frequency will be performed based on the several kHz to about dozens of kHz driving signal by which pulse width modulation (PWM) was carried out, and a radiation noise will generate the switching operation of the self-extinction of arc form components (IGBT, MOSFET, etc.) which constitute the power inverter circuit which consists of two or more sets of solid state switches, such as PWM inverter equipment, from this power inverter circuit by this switching operation.

[0003] Various legal restrictions (limit value) are imposed on the equipment (power inverter circuit) concerned to carry out so that especially a component 30MHz or more may control the bad influence which it has on an external instrument among the frequency components of the above-mentioned radiation noise in recent years. Drawing 5 is the block diagram showing the conventional example of this kind of power inverter circuit, and the snubber capacitor of each solid state switch by which in AC power supply, such as a source power supply, and 2 a smoothing capacitor and 4 constitute a three phase inverter, and, as for 5, a diode rectifier and 3 constitute [ 1 ] the three phase inverter 4, and 6 show the load of this power inverter circuit. [0004] Drawing 6 shows the IGBT module 40 which contained 2 sets of solid state switches used for every phase arm as 6 sets of solid state switches which constitute the three phase inverter 4 shown in drawing 5, drawing 6 (b) is the circuitry Fig. of that interior, and drawing 6 (b) is a representative circuit schematic in consideration of the junction capacitance and wiring inductance of the semiconductor device which constitutes this IGBT module 40. [0005] This IGBT module 40 consists of IGBT 41 and 42 and diodes 43 and 44. As shown in the drawing 6 (\*\*), the junction capacitance between collector emitters (C11, C21), the junction capacitance between the collector-gates (C12, C22), and the junction capacitance between gate-emitters (C13, C23) exist in IGBT 41 and 42. diode — the junction capacitance between anode-cathodes (C31, C41) — existing — further — wiring inductance L1 -L13 like illustration -

[Problem(s) to be Solved by the Invention] It is expressed with formula (1) – (2) when capacity per 1 set of solid state switch shown in <u>drawing 6</u> is set to CO1 and CO2 (CO1\*\*CO2). [0007]

- existing -- these L1 -L13 -- each -- in general -- several -- it is nH - dozens nH extent.

[Equation 1]

CO1=C11+C31+C12 and C13/(C12+C13) -- (1)

[8000]

[Equation 2]

CO2=C21+C41+C22 and C23/(C22+C23) -- (2)

By the switching operation of the IGBT module 40, CO1 and CO2 carry out charge and discharge mainly by using the snubber capacitor 5 as a power source, and the oscillation frequency f based

on this charge and discharge is expressed with a formula (3). [0009]

[Equation 3]

f=(1/2pi) (L-CO 1/2)-1/2 -- (3)

L shows the inductance of a round based on said L1 -L13 here, and f is dozens of MHz in general. Consequently, although it was dealing with it being necessary to take the measures based on above-mentioned regulation against this power inverter circuit, and preparing electromagnetic shielding conventionally, inserting a filter in a connection path, etc., there was a difficulty of the power inverter circuit which constitutes PWM inverter equipment etc. from this approach carrying out a cost rise, and enlarging.

[0010] The purpose of this invention is to offer the power inverter circuit which solves the above-mentioned trouble.

[0011]

[Means for Solving the Problem] This 1st invention is taken as the power inverter circuit which inserted one piece or two or more inductors in the path from two or more sets of solid state switches which constitute the main circuit of a power inverter circuit to the snubber circuit of this switch. 2nd invention is taken as the power inverter circuit which connected one piece or two or more inductors among two or more sets of each solid state switches which constitute the main circuit of a power inverter circuit.

[0012] 3rd invention It considers as the power inverter circuit which added one piece or two or more inductors to 1 set or two or more sets of solid state switches which constitute the main circuit of a power inverter circuit. The 4th invention constitutes 1 set or two or more sets of solid state switches which constitute the main circuit of a power inverter circuit from a reverse parallel circuit of a self-extinction of arc form component and diode, and is taken as the power inverter circuit which inserted one piece or two or more inductors in the path from this self-extinction of arc form component to diode.

[0013] According to this invention, at the time of the switching operation of the solid state switch which constitutes a power inverter circuit, the oscillation frequency based on the charge and discharge of this component capacity can be reduced by said component capacity and wiring inductance, and said inductor, and that current value can also be reduced.

[0014]

[Embodiment of the Invention] <u>Drawing 1</u> gives the same sign to what has the same function as the conventional example circuit which is the partial circuit diagram of a power inverter circuit showing the 1st example of this invention, and was shown in <u>drawing 5</u> and 6. That is, in <u>drawing 1</u>, one piece or two or more inductors are inserted in the path from the IGBT module 40 which constitutes each phase arm among two or more sets of solid state switches which constitute the three phase inverter 4 shown in <u>drawing 5</u> to the snubber capacitor 5 as a snubber circuit. In the <u>drawing 1</u> (\*\*), inductors 51 and 52 correspond to this, an inductor 53 corresponds to this in <u>drawing 1</u> (\*\*), and an inductor 54 corresponds to this in <u>drawing 1</u> (Ha).

[0015] In the example circuit shown in <u>drawing 1</u>, at the time of the switching operation of the IGBT module 40, oscillation frequency by the component capacity and the wiring inductance (<u>drawing 6</u> (\*\*) reference) which IGBT40 has mainly by using the snubber capacitor 5 as a power source, and the inductor (51–54) is low made as compared with the conventional example, and this current value is also reduced. <u>Drawing 2</u> gives the same sign to what has the same function as the conventional example circuit which is the circuitry Fig. of a power inverter circuit showing the 2nd example of this invention, and was shown in <u>drawing 5</u> and 6.

[0016] namely, 3 sets of IGBT modules 40 which constitute the three phase inverter 4 shown in drawing 5 from a power inverter circuit of drawing 2 — one piece or two or more inductors are connected between each. In the drawing 2 (\*\*), inductors 61–64 correspond to this, inductors 65 and 66 correspond to this in the drawing 2 (\*\*), and inductors 67 and 68 correspond to this in drawing 2 (Ha).

[0017] the example circuit shown in <u>drawing 2</u> — 3 sets of IGBT modules 40 — at the time of each switching operation, oscillation frequency by the component capacity and the wiring inductance ( <u>drawing 6</u> (\*\*) reference) which each IGBT40 has, and the inductor (61-68) is low

made as compared with the conventional example, and this current value is also reduced. <u>Drawing 3</u> is the partial circuit diagram of a power inverter circuit showing the 3rd example of this invention, and gives the same sign to what has the same function as <u>drawing 1</u> and the example circuit shown in 2.

[0018] That is, in drawing 3, one piece or two or more inductors are added to the interior of IGBT(s) 40a, 40b, and 40c which have the same function as the IGBT module 40. In the drawing 3 (\*\*), inductors 71 and 72 correspond to this, an inductor 73 corresponds to this in the drawing 3 (\*\*), and an inductor 74 corresponds to this in drawing 3 (Ha). In the example circuit shown in drawing 3, at the time of the switching operation of the IGBT modules 40a, 40b, and 40c, oscillation frequency by the component capacity and the wiring inductance (drawing 6 (\*\*) reference) which IGBT(s) 40, 40b, and 40c have mainly by using the snubber capacitor 5 as a power source, and the inductor (71–74) is low made as compared with the conventional example, and this current value is also reduced.

[0019] <u>Drawing 4</u> is the partial circuit diagram of a power inverter circuit showing the 4th example of this invention, and gives the same sign to what has the same function as <u>drawing 1</u> and the example circuit shown in 2. That is, in <u>drawing 4</u>, one piece or two or more inductors are inserted in each reverse parallel circuit of the 2 sets of IGBT(s) and diode which constitute the IGBT module 40. In the <u>drawing 4</u> (\*\*), the inductors 81 and 82 of the reverse parallel circuit of IGBT41 and diode 43 correspond to this, the inductor 83 of the reverse parallel circuit of IGBT41 and diode 43 corresponds to this in the <u>drawing 4</u> (\*\*), and the inductor 84 of the reverse parallel circuit of IGBT41 and diode 43 corresponds to this in <u>drawing 4</u> (Ha).

[0020] In connection with the switching operation of IGBT41, to the oscillation frequency by IGBT41, the component capacity of diode 43, and the wiring inductance between components ( <u>drawing 6</u> (\*\*) reference) being about 100MHz, it is 30MHz or less, and this current value can also be reduced by insertion of an inductor (81–84) in the example circuit shown in <u>drawing 4</u>. [0021]

[Effect of the Invention] Since according to this invention the oscillation frequency resulting from the component capacity and the wiring inductance of the semiconductor device which constitutes this switch can be reduced and that current value can also be reduced at the time of the switching operation of the solid state switch which constitutes the main circuit of this power inverter circuit, without enlarging a power inverter circuit, the radiation noise from this power inverter circuit mitigates.

[Translation done.]

### \* NOTICES \*

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.\*\*\*\* shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

### **DESCRIPTION OF DRAWINGS**

[Brief Description of the Drawings]

[Drawing 1] The partial circuit diagram of a power inverter circuit showing the 1st example of this invention

[Drawing 2] The circuitry Fig. of a power inverter circuit showing the 2nd example of this invention

[Drawing 3] The partial circuit diagram of a power inverter circuit showing the 3rd example of this invention

[Drawing 4] The partial circuit diagram of a power inverter circuit showing the 4th example of this invention

[Drawing 5] The block diagram of a power inverter circuit showing the conventional example [Drawing 6] The circuitry Fig. of the power inverter circuit shown in drawing 5 [Description of Notations]

1 [ — A three phase inverter 5 / — 41 A snubber capacitor, 40, 40a and 40b, 40 c—IGBT module, 42 / — 43 IGBT, 44 / — Diode, 51–54, 61–68, 71–74 81–84 / — Inductor. ] — AC power supply, 2 — A diode rectifier, 3 — A smoothing capacitor, 4

[Translation done.]

# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

# 特開平11-8968

(43)公開日 平成11年(1999)1月12日


(51) Int.Cl. 6		識別記号		FΙ						
H02M	1/00			H0	2 M	1/00			F	
H02H	7/122			H0	2 H	7/122			Z	
H 0 2 M	1/06			Н0	2 M	1/06			D	
	7/06					7/06			G	
									Α	
			審査請求	未請求	求髓	頃の数4	OL	(全	5 頁)	最終頁に続く
(21)出願番号	特願平9-159845			(71)	出願人	000005234				
						富士電機株式会社				
(22)出顧日		平成9年(1997)6月17日		神奈川県川崎市川崎区田辺新田1番1号						
				(72)発明者 滝沢 聡毅						
						神奈川	県川崎市	拉川姆	区田辺	2新田1番1号
			•			富士電	機株式:	会社内	3	
				(74)	人野升	弁理士	篠部	正洲	}	
				1						


## (54) 【発明の名称】 電力変換回路


# (57)【要約】

【課題】半導体スイッチから構成される電力変換回路の 輻射ノイズを軽減する。

【解決手段】電力変換回路を構成する半導体スイッチとしてのIGBTとダイオードの逆並列回路からなるIGBTモジュール40からスナバコンデンサ5への経路にインダクタを挿設し、IGBTモジュール40のスイッチング動作時に構成する半導体素子の素子容量と配線インダクタンスとインダクタ(51~54)とによる振動周波数を低下させる。







1

#### 【特許請求の範囲】

【請求項1】電力変換回路の主回路を構成する複数組の 半導体スイッチから該スイッチのスナバ回路への経路 に、1個または複数個のインダクタを挿設したことを特 徴とする電力変換回路。

【請求項2】電力変換回路の主回路を構成する複数組の 半導体スイッチそれぞれの間に、1個または複数個のイ ンダクタを接続したことを特徴とする電力変換回路。

【請求項3】電力変換回路の主回路を構成する1組又は クタを付加したととを特徴とする電力変換回路。

【請求項4】電力変換回路の主回路を構成する1組又は 複数組の半導体スイッチを自己消弧形素子とダイオード の逆並列回路から構成し、

この自己消弧形素子からダイオードへの経路に、1個ま たは複数個のインダクタを挿設したことを特徴とする電 力変換回路。

# 【発明の詳細な説明】

[0001]

タ装置などの電力変換回路に関する。

[0002]

【従来の技術】例えば、PWMインバータ装置などの複 数組の半導体スイッチからなる電力変換回路を構成する 自己消弧形素子(IGBT, MOSFETなど)のスイ ッチング動作は、キャリア周波数が数KHzから数十K Hz程度のパルス幅変調 (PWM) された駆動信号に基 づいて行われ、このスイッチング動作により輻射ノイズ がとの電力変換回路から発生することが知られている。

【0003】近年、上記輻射ノイズの周波数成分のう ち、特に30MHz以上の成分が外部機器に与える悪影× \*響を抑制するべく、当該する装置(電力変換回路)に種 々の法的規制(限度値)が敷かれている。図5は、この 種の電力変換回路の従来例を示す構成図であり、1は商 用電源などの交流電源、2はダイオード整流器、3は平 滑コンデンサ、4は三相インバータ、5は三相インバー タ4を構成するそれぞれの半導体スイッチのスナバコン デンサ、6はこの電力変換回路の負荷を示す。

【0004】図6は、図5に示した三相インバータ4を 構成する6組の半導体スイッチとして、各相アーム毎に 複数組の半導体スイッチに、1個または複数個のインダ 10 使用される2組の半導体スイッチを内蔵したIGBTモ ジュール40を示し、図6(イ)はその内部の回路構成 図であり、図6(ロ)はこの1GBTモジュール40を 構成する半導体素子の接合容量や配線インダクタンスを 考慮した等価回路図である。

【0005】 この I GBTモジュール40は I GBT4 1,42とダイオード43,44とから構成され、図6 (ロ) に示すように I GBT41, 42にはコレクター エミッタ間接合容量 (C11, C11) とコレクターゲート 間接合容量(C11, C11)とゲートーエミッタ間接合容 【発明の属する技術分野】この発明は、PWMインバー 20 量( $C_{13}$ ,  $C_{23}$ )とが存在し、ダイオードにはアノード -カソード間接合容量 (C,1, C,1) が存在し、さらに 図示の如き配線インダクタンスし、~しょが存在し、と のし、~し、、それぞれは概ね数n H~数十n H程度であ

[0006]

【発明が解決しようとする課題】図6に示した半導体ス イッチ1組当たりの容量をCoi, Coi(Coi≒Coi)と すると、式(1)~(2)で表される。

[0007]

30 【数1】

$$C_{01} = C_{11} + C_{11} + C_{12} + C_{13} / (C_{12} + C_{13})$$
 ... (1)

[0008]

※ ※【数2】

 $C_{02} = C_{21} + C_{41} + C_{22} \cdot C_{23} / (C_{22} + C_{23})$ ... (2)

IGBTモジュール40のスイッチング動作により、主 としてスナバコンデンサ5を電源としてCo1, Co2が充 放電し、この充放電に基づく振動周波数 f は、式(3) で表される。

[0009]

【数3】

 $f = (1/2\pi) (L \cdot C_{01}/2)^{-1/2}$ CCで、Lは前記L、~L、」に基づく一巡のインダクタ ンスを示し、fは概ね数十MHzである。その結果、上 述の規制に基づく対策をこの電力変換回路に施す必要が あり、従来は電磁シールドを設ける、接続経路にフィル タを挿設するなどの処置を行っていたが、この方法では PWMインバータ装置などを構成する電力変換回路がコ ストアップし、大型化するという難点があった。

【0010】この発明の目的は上記問題点を解決する電 力変換回路を提供することにある。

[0011]

【課題を解決するための手段】との第1の発明は、電力 変換回路の主回路を構成する複数組の半導体スイッチか ら該スイッチのスナバ回路への経路に、1個または複数 個のインダクタを挿設した電力変換回路とする。第2の 40 発明は、電力変換回路の主回路を構成する複数組の半導 体スイッチそれぞれの間に、1個または複数個のインダ クタを接続した電力変換回路とする。

【0012】第3の発明は 電力変換回路の主回路を構 成する1組又は複数組の半導体スイッチに、1個または 複数個のインダクタを付加した電力変換回路とする。第 4の発明は、電力変換回路の主回路を構成する1組又は 複数組の半導体スイッチを自己消弧形素子とダイオード の逆並列回路から構成し、この自己消弧形累子からダイ オードへの経路に、1個または複数個のインダクタを挿

50 設した電力変換回路とする。

【0013】との発明によれば、電力変換回路を構成す る半導体スイッチのスイッチング動作時に、前記索子容 量と配線インダクタンスと、前記インダクタとによって 該素子容量の充放電に基づく振動周波数を低下させ、且 つその電流値も低減することができる。

#### [0014]

【発明の実施の形態】図1は、この発明の第1の実施例 を示す電力変換回路の部分回路図であり、図5,6に示 した従来例回路と同一機能を有するものには同一符号を 相インパータ4を構成する複数組の半導体スイッチのう ち、各相アームを構成する I G B T モジュール4 0 から スナバ回路としてのスナバコンデンサ5への経路に1個 又は複数個のインダクタが挿設されている。図1(イ) ではインダクタ51,52がこれに該当し、図1(ロ) ではインダクタ53がこれに該当し、図1(ハ)ではイ ンダクタ54がこれに該当する。

【0015】図1に示した実施例回路では、IGBTモ ジュール40のスイッチング動作時、主としてスナバコ と配線インダクタンス(図6(ロ)参照)と、インダク タ(51~54)とによる振動周波数が従来例に比して 低くでき、且つこの電流値も低減する。図2は、この発 明の第2の実施例を示す電力変換回路の回路構成図であ り、図5、6に示した従来例回路と同一機能を有するも のには同一符号を付している。

【0016】すなわち、図2の電力変換回路では、図5 に示した三相インバータ4を構成する3組の I G B T モ ジュール40それぞれの間に1個又は複数個のインダク タが接続されている。図2(イ)ではインダクタ61~ 30 64がこれに該当し、図2(ロ)ではインダクタ65. 66がこれに該当し、図2(ハ)ではインダクタ67, 68がこれに該当する。

【0017】図2に示した実施例回路では、3組のIG BTモジュール40それぞれのスイッチング動作時、そ れぞれのIGBT40が有する素子容量と配線インダク タンス(図6(ロ)参照)と、インダクタ(61~6 8)とによる振動周波数が従来例に比して低くでき、且 つこの電流値も低減する。図3は、この発明の第3の実 施例を示す電力変換回路の部分回路図であり、図1,2 40 に示した実施例回路と同一機能を有するものには同一符 号を付している。

【0018】すなわち図3において、IGBTモジュー ル40と同一機能を有する I G B T 40a, 40b, 4 0 c の内部には 1 個又は複数個のインダクタが付加され ている。図3(イ)ではインダクタ71、72がこれに 該当し、図3(ロ)ではインダクタ73がこれに該当 し、図3(ハ)ではインダクタ74がとれに該当する。 図3に示した実施例回路では、 I GBTモジュール40 a, 40b, 40cのスイッチング動作時、主としてス 50 タ。

ナバコンデンサ5を電源としてIGBT40、40b. 40 cが有する素子容量と配線インダクタンス (図6 (ロ)参照)と、インダクタ(71~74)とによる振 動周波数が従来例に比して低くでき、且つこの電流値も 低減する。

【0019】図4は、この発明の第4の実施例を示す電 力変換回路の部分回路図であり、図1.2に示した実施 例回路と同一機能を有するものには同一符号を付してい る。すなわち図4において、IGBTモジュール40を 付している。すなわち図1においては、図5に示した三 10 構成する2組の1GBTとダイオードとの逆並列回路そ れぞれに、1個または複数個のインダクタが挿設され る。図4(イ)ではIGBT41とダイオード43の逆 並列回路のインダクタ81,82がこれに該当し、図4 (ロ)では【GBT41とダイオード43の逆並列回路 のインダクタ83がこれに該当し、図4(ハ)ではIG BT41とダイオード43の逆並列回路のインダクタ8 4がこれに該当する。

【0020】図4に示した実施例回路では、IGBT4 1のスイッチング動作に伴い、「GBT41、ダイオー ンデンサ5を電源としてIGBT40が有する素子容量 20 ド43の素子容量と素子間の配線インダクタンス(図6 (ロ)参照)とによる振動周波数が100MHz程度で あるのに対して、インダクタ(81~84)の挿設によ り30MH2以下で、且つこの電流値も低減することが できる.

### [0021]

(3)

【発明の効果】との発明によれば、電力変換回路を大型 化することなく、該電力変換回路の主回路を構成する半 導体スイッチのスイッチング動作時に、該スイッチを構 成する半導体索子の索子容量と配線インダクタンスとに 起因する振動周波数を低下させ、且つその電流値も低減 することができるので、該電力変換回路からの輻射ノイ ズが軽減する。

# 【図面の簡単な説明】

【図1】この発明の第1の実施例を示す電力変換回路の 部分回路図

【図2】この発明の第2の実施例を示す電力変換回路の 回路構成図


【図3】との発明の第3の実施例を示す電力変換回路の 部分问路図

【図4】この発明の第4の実施例を示す電力変換回路の 部分问路図


【図5】従来例を示す電力変換回路の構成図

【図6】図5に示した電力変換回路の回路構成図 【符号の説明】


1…交流電源、2…ダイオード整流器、3…平滑コンデ ンサ、4…三相インバータ、5…スナバコンデンサ、4 0, 40a, 40b, 40c… IGBTモジュール、4 1, 42 ··· I GBT、43, 44 ··· ダイオード、51~ 54, 61~68, 71~74, 81~84…インダク







【図6】



フロントページの続き

H 0 2 M 7/5387

(51)Int.Cl.5

識別記号

FΙ

H 0 2 M 7/5387

Z

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第4区分 【発行日】平成15年1月17日(2003.1.17)

【公開番号】特開平11-8968

【公開日】平成11年1月12日(1999.1.12)

【年通号数】公開特許公報11-90

【出願番号】特願平9-159845

### 【国際特許分類第7版】

H02M 1/00 H02H 7/122 H02M 1/06 7/06

7/5387

(FI)

H02M 1/00 F H02H 7/122 Z H02M 1/06 D 7/06 G A 7/5387 Z

### 【手続補正書】

【提出日】平成14年10月11日(2002.10.11)

【手続補正1】

(補正対象書類名) 明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項 1 】電力変換回路の主回路を構成する複数組の 半導体スイッチから該スイッチのスナバ回路への経路 に、該半導体スイッチの出力容量との振動周波数が30 MHz以下となる1個または複数個のインダクタを挿設 したことを特徴とする電力変換回路。

【請求項2】電力変換回路の主回路を構成する複数組の 半導体スイッチそれぞれの間に、<u>該複数組の半導体スイ</u> ッチの合成出力容量との振動周波数が30MHz以下と なる1個または複数個のインダクタを接続したことを特 徴とする電力変換回路。

【請求項3】電力変換回路の主回路を構成する1組又は 複数組の半導体スイッチに、該1組または複数組の半導 体スイッチの合成出力容量との振動周波数が30MHz 以下となる1個または複数個のインダクタを付加したこ とを特徴とする電力変換回路。

【請求項4】電力変換回路の主回路を構成する1組又は 複数組の半導体スイッチを自己消弧形素子とダイオード の逆並列回路から構成し、この自己消弧形素子からダイ オードへの経路に、<u>該自己消弧素子とダイオードの合成</u> 出力容量との振動周波数が30MHz以下となる1個ま たは複数個のインダクタを挿設したことを特徴とする電 力変換回路。